Banca de DEFESA: ALEXANDRO LIMA DAMASCENO

Uma banca de DEFESA de MESTRADO foi cadastrada pelo programa.
DISCENTE: ALEXANDRO LIMA DAMASCENO
DATA: 27/07/2016
HORA: 14:00
LOCAL: UFERSA - Sala de Videoconferência
TÍTULO:

O IMPACTO DA HIERARQUIA DE MEMÓRIA SOBRE A ARQUITETURA IPNOSYS

PALAVRAS-CHAVES:

Hierarquia de Memória, Arquitetura IPNoSys, Redes em Chip

PÁGINAS: 85
GRANDE ÁREA: Ciências Exatas e da Terra
ÁREA: Ciência da Computação
RESUMO:

Ao longo dos anos,coma ascensão das tecnologias, a busca por melhorias no desempenho
dos sistemas computacionais é algo notável. Os sistemas computacionais evoluíram
tanto em capacidade de processamento como em complexidade das arquiteturas
implementadas. Nesses sistemas é crucial a utilização de memórias uma vez que elas são
responsáveis pelo armazenamento de dados que serão processados. Considerando um
ambiente ideal, as memórias deveriam ter uma capacidade de armazenamento ilimitado,
o acesso de dados imediato e o custo por bit extremamente baixo. Porém nos sistemas
reais as memórias não apresentam essas características. Capacidade de armazenamento,
velocidade e custo por bit são fatores que crescem proporcionalmente entre si. Uma
técnica que é utilizada para balancear esses fatores e melhorar o desempenho dos
sistemas computacionais é a hierarquia de memória. No cenário de novas tecnologias
e propostas de novas organizações de processadores, um modelo que vem sendo
adotada pelos projetistas de sistemas computacionais é o uso de MPSoCs (sistemas
multiprocessados integrados em chip), que apresenta uma maior eficiência energética e
computacional. Nesse cenário com muitos elementos de processamento, a utilização
de redes em chip (NoC - networks-on-chip) se mostra mais eficiente que o uso de
barramentos. Uma NoC consiste em um conjunto de roteadores e canais interligados
formando uma rede chaveada. Os núcleos são conectados aos terminais da rede e
a comunicação ocorre pela troca de pacotes. Essas NoCs foram tradicionalmente
projetadas exclusivamente para a comunicação em SoCs. Entretanto, um projeto de uma
arquitetura não convencional resolveu integrar processamento e comunicação em uma
NoC. Essa arquitetura é conhecida por IPNoSys. A arquitetura IPNoSys (Integrated
Processing NoC System) é um processador não convencional que utiliza redes em
chip e implementa unidades de processamento e roteamento para tratar e processar
instruções, ela aproveita as características das NoCs, como escalabilidade e comunicação
paralela, para implementar de maneira eficiente execuções de programas que exploram
paralelismo em nível de threads. Atualmente, a arquitetura IPNoSys possui quatro
memórias fisicamente distribuidas nos cantos da rede, mas que representam um
endereçamento unificado. Cada módulo de memória é associado a uma unidade de
acesso que se encarregam de gerenciá-la. Diante da atual organização de memórias da
IPNoSys, esse trabalho propõe desenvolver um novo sistema de hierarquia de memórias
para o IPNoSys e investigar os possíveis impactos sobre o desempenho e o modelo de
programação.

MEMBROS DA BANCA:
Externo à Instituição - IVAN SARAIVA SILVA - UFPI
Interno - 275.222.883-04 - KARLA DARLENE NEPOMUCENO RAMOS - UERN
Presidente - 1566120 - SILVIO ROBERTO FERNANDES DE ARAUJO