SISTEMA PROGRAMÁVEL PARA CONTROLE DE QUBITS SUPERCONDUTORES BASEADO EM PROCESSADOR RISC-V COM COPROCESSADOR PARA GERAÇÃO DE PULSOS
RISC-V. Qubits supercondutores. Controle de qubits. FPGA. Coprocessador. Memory-Mapped I/O.
Este trabalho propõe e valida um sistema de controle de qubits supercondutores baseado na integração de um núcleo RISC-V minimalista, o Leaf, com um módulo dedicado de geração de pulsos de radiofrequência, o Motor de Pulsos Quânticos (QPE). O QPE sintetiza pulsos com envelope Gaussiano e correção DRAG por meio de Síntese Digital Direta, e é acoplado ao núcleo por meio de registradores de controle e status (CSRs) previstos pela extensão Zicsr da especificação RISC-V, sem exigir extensão da ISA nem modificação do decodificador do processador. Essa abordagem, proposta final deste trabalho, é comparada a uma estratégia convencional de acoplamento por Memory-Mapped I/O (MMIO), segundo três critérios: determinismo de latência, número de instruções e ciclos para configuração e disparo de pulsos, e overhead arquitetural introduzido pela integração. A validação foi conduzida em três níveis, simulação em nível RTL, síntese e execução física em FPGA (Cyclone IV EP4CE22F17C6N), aplicados tanto ao núcleo Leaf e ao QPE isoladamente quanto ao sistema integrado. Os resultados confirmaram a corretude funcional do núcleo e do QPE nos três níveis de verificação, e mostraram que o coprocessador acoplado atinge latência determinística de disparo, independente do estado do subsistema de memória, além de reduzir o número de instruções e de ciclos necessários no regime de atualização incremental, representativo de sequências de calibração, substituindo o laço de consulta por software exigido pelo MMIO por uma única instrução de custo fixo para detectar o término de um pulso.